Q. 회로 설계 스펙 질문

답변 5

• 

  Top_TierHD현대건설기계

  코사장 ∙ 채택률 95%

  ---

  채택된 답변

  네 중고신입은 현업경험이 있다라는 것이 크게 좌우를 하는데 멘티분의 스펙에 현업경험까지 쌓이게 된다면 중고신입지원시에는 상당히 메리트가 있을 것이라 생각합니다

  ---
• 

  회로설계 멘토 삼코치삼성전자

  코부사장 ∙ 채택률 81% ∙

  회사

  일치

  ---

  채택된 답변

  안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분께서 보내주신 스펙과 고민들을 하나하나 꼼꼼하게 읽어보았습니다. 먼저 상반기 지원 결과로 인해 마음고생이 있으셨겠지만, 현재 디자인 하우스의 PI 직무에 합격하신 것과 교내 총장상 수상, 학회 논문 심사 등의 성과를 이루신 점에 대해 진심으로 축하의 말씀을 드립니다. 질문자분께서 걱정하시는 학벌이나 지난 결과에 대한 불안감을 충분히 이해하지만, 현직자의 시선에서 보았을 때 질문자분은 이미 회로 설계 엔지니어로서 갖춰야 할 핵심 역량을 탄탄하게 다져오신 것으로 보입니다. 특히 프로젝트의 깊이와 직무 연관성을 고려할 때 내년 상반기 지원은 충분히 승산이 있다고 판단됩니다. 우선 질문자분께서 수행하신 AXI 기반 FPGA AI 가속기 프로젝트는 삼성전자 시스템 LSI 사업부나 파운드리 사업부, 메모리 사업부의 설계 팀에서 눈여겨볼 만한 훌륭한 경험입니다. 단순히 RTL 코드를 짜는 것을 넘어 Python 모델을 C로 이식하고 이를 다시 고정소수점으로 변환하여 검증했다는 과정은 실제 칩 설계 프로세스와 정확히 일치합니다. 현업에서는 NPU와 같은 연산기를 설계할 때 알고리즘 팀이 만든 부동소수점 모델을 하드웨어로 구현하기 위해 양자화 과정을 거치는데, 이 과정에서 Accuracy Loss와 Area/Power Efficiency 사이의 트레이드오프를 결정하는 것이 핵심 업무 중 하나입니다. 질문자분께서 수행하신 고정소수점 변환 과정이 바로 이 업무의 축소판이라 할 수 있습니다. 면접이나 자소서에서 단순히 변환했다는 사실보다, 예를 들어 32bit Floating point를 8bit Fixed point로 변환했을 때 정확도 저하가 몇 퍼센트였고 이를 보완하기 위해 어떤 로직을 추가했는지 상세히 언급한다면 면접관에게 강한 인상을 남길 것입니다. 또한 디자인 하우스에서의 PI 직무 경험은 회로 설계 직무 지원 시 강력한 무기가 될 것입니다. 회로 설계를 건축에 비유하자면, RTL 설계자가 건물의 도면을 그리는 건축가라면 PI 엔지니어는 실제 자재를 배치하고 배관을 연결하는 시공 기술자와 같습니다. 시공 현장을 잘 아는 건축가가 지은 건물이 튼튼하고 실용적이듯, 백엔드 과정을 이해하는 프론트엔드 설계자는 현업에서 대체 불가능한 자원입니다. PI 업무를 수행하며 경험하게 될 Setup Time이나 Hold Time 위반을 해결하는 과정, 그리고 셀의 배치가 Routing Congestion에 미치는 영향을 직접 눈으로 확인해 보시길 바랍니다. 추후 면접에서 "PI 직무를 통해 Slack = Data Required Time - Data Arrival Time이라는 수식이 실제 레이아웃 상에서 어떻게 발현되는지 체감했고, 이를 통해 PnR 단계의 부하를 줄여주는 RTL 코딩 스타일을 익혔다"라고 어필한다면, 이는 순수 신입 지원자가 가질 수 없는 차별화된 경쟁력이 됩니다. 질문자분께서 우려하시는 학벌 부분은 4.1이라는 높은 학점과 직무 연관성이 뚜렷한 프로젝트, 그리고 400시간에 달하는 실무 교육 이수 내역으로 충분히 상쇄하고도 남습니다. 특히 EDA Tool을 활용해 합성부터 PnR, STA까지 수행해 본 경험은 학부생 수준을 상회하는 역량입니다. 지난 상반기에 서류 탈락을 겪으셨던 이유는 스펙의 부족함보다는 수상 실적이나 논문 성과가 가시화되기 전이었거나, 혹은 자기소개서에서 이러한 기술적 깊이가 충분히 드러나지 않았을 가능성이 큽니다. 이번에는 총장상 수상과 논문 심사라는 객관적인 지표가 추가되었고, 디자인 하우스 실무 경험까지 더해지게 되므로 경쟁력은 지난 시즌과는 비교할 수 없을 만큼 높아졌다고 확신합니다. 남은 기간 동안 디자인 하우스에서 PI 업무를 통해 칩이 만들어지는 전체 흐름을 익히시고, 현재 심사 중인 논문이 좋은 결실을 맺는다면 내년 상반기, 혹은 중고 신입으로 지원하실 때 삼성전자를 포함한 최상위 기업에서 분명 좋은 결과를 얻으실 수 있을 것입니다. 자신감을 가지고 현재의 경험을 엔지니어의 언어로 잘 다듬어 나가시길 응원합니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor

  ---
• 대

  대한민국취준생파이팅포스코

  코부사장 ∙ 채택률 68%

  ---

  채택된 답변

  안녕하세요 후배님, 취업 준비에 수고가 많으십니다. 질문 사항에 대해 답변 드리겠습니다. 본인의 상황을 종합적으로 고려했을 때 직무 분야 경쟁력을 충분히 갖추었다고 판단됩니다. FPGA 분야에서 공신력있는 학회/기관에서 수상하신 경력사항이 있으시며, 논문 심사를 진행중인 사항 또한 존재합니다. 또한 해당 직무 관련 외부교육을 충분히 수강하신 사항으로 직무에 대한 관심도를 어필할 수 있는 상황입니다. 다만 겨울방학때 지원 직무 관련 인턴/현장실습 등 현업 경력사항을 추가 보완하시는 것을 추천드립니다. 최근 채용 트렌드에 있어 선발 TO가 점차 축소되는 만큼 즉시 전력감의 인재를 채용하는 것을 선호하는 추세입니다. 지원 직무 관련 현업 경력사항을 보유하실 경우 타지원자 대비 보다 높은 직무 적합성을 어필하실 수 있습니다. 참고하십시오.

  ---
• 

  프로답변러YTN

  코부사장 ∙ 채택률 86%

  ---

  채택된 답변

  멘티님, 지금 스펙이면 내년 상반기 대기업·팹·디자인하우스 회로설계(디지털) 신입 지원에 충분히 ‘경쟁력 있는 상위권 스펙’이라 보고 재도전 강하게 추천드립니다. 국숭 라인 4.1대 학점에 FPGA 기반 AI 가속기·연산기 프로젝트, 학회 수상·총장상·논문 심사, EDA 도구로 합성·PnR·STA까지 400시간 교육 이수는 현업 공고에서 요구하는 디지털 회로/RTL·FPGA·EDA 경험 조건을 거의 교과서처럼 채운 수준입니다. 상반기 서탈은 스펙 부족이 아니라 타이밍·지원전략·자기소개서·면접 포커싱 이슈였을 가능성이 크고, 이번에 디자인하우스(AD·가온·세미파이브·코아시아급) PI 합격한 것만으로도 시장이 멘티님 역량을 이미 인정했다고 보는 게 맞습니다. 회로 분야는 항상 상위권 석·박들이 많은 레드오션이지만, AI·FPGA·디지털 가속기·EDA 플로우 경험은 앞으로 AI 가속기·SoC·디지털 IP 시장이 커지는 흐름에서 딱 맞는 포지셔닝이라 1~2년차 중고신입으로도 계속 수요가 있을 것입니다. 결론은 이번 디자인하우스 제안은 무조건 잡고 1년 정도 PI/디지털 설계 실무를 쌓으면서 내년 상반기부터는 “경력 동반 지원(중고신입)”으로 대기업·팹·팹리스·추가 디자인하우스까지 공격적으로 재도전하는 전략이 최선입니다 채택부탁드리며 파이팅입니다!

  ---
• 탁

  탁기사삼성전자

  코사장 ∙ 채택률 78% ∙

  회사

  일치

  ---

  채택된 답변

  fpga프로젝트와 교내상 그리고 논문까지 있으시고 충분히 경쟁력이 있어보입니다. 그리고 pi직무시더라도 디자인하우스에서 설계쪽과 왕래도 자주 진행하며 레이아웃등 충분히 만져보실 수 있을 것 같구요 ㅎ 사실 하닉 설계는 요즘 계약학부와 서성한도 안되는분들도 많이봤고 skp가 주로이루는 느낌이라... 삼전 메모리 회설을 추천합니다. 삼전정도면 충분히 비벼볼만 하고 경쟁력 있다고 생각됩니다.

  ---
• AD

  

  반도체

  설계팀

  ---

  대기업 반도체 산업으로 취업하기 위해선, 직관적 해석능력과 사고력이 필요합니다. 핵심 역량과 배운 지식을 취업에 활용하고 싶다면 국비지원 강의를 추천합니다.

  확인하러 가기